⑩日本国特許庁(JP) .... ⑪特許出願公開

四公開特許公報(A)

昭62-51093

@Int.CI.4 G 11 C 11/34

識別記号 101

: 庁内整理番号 8522-5B

母公開 昭和62年(1987)3月5日 €

審査請求 未請求 発明の数 1 (全9頁)

半導体記憶装置 40発明の名称

> ②符 頤 昭60-189502

頤 昭60(1985)8月30日

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

砂発 明 者

政 道

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ソタ内

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名

発明の名称

1. 外部端子から供給されるアドレス信号をその の制御信号のエッジに同期して外部端子から供給 されるアドレス個号を保持するラッチ級能を備え

- 2、上記アドレスパッファは、カラム茶のアドレ ス盾号であることを特徴とする特許請求の範囲郭
- 動作モードが指示され、外部偏子から供給される 拾されるアドレス信号とを選択的に伝えるマルチ プレクサ級能を持つものであることを特徴とする

発明の詳細な説明

この発明は、半導体記憶装置に関するもので、 例えば、周辺回路がスタティック型回路により様 成されたダイナミック型R'AM (ランダム・アク・

ダイナミック型RAMにおける連続アクセス動 作として、ロウ系選択国路により1つのワードは を選択状態にしておいて、カラムアドレスストロ ・一ブ信号CASに同切してカラム系のアドレス偕 したページモードと、カラム系選択四路をスタテ **イック型回路により構成し、ワード線を選択状態** にした虫虫カラムアドレスは号を変化させてデー

-589---

#### 特開昭62-51093(2)

ク線を次々に切り換えることによって、上記ワード線に結合されたメモリセルの連続的な読み出し /審を込み動作を行うようにした、いわゆるスタティックカラムモードとが公知である。

前者のページモードは、カラムアドレスストロ - ブ信号をクロックとして外部端子から供給され るアドレス信号の取り込みを行うので、比較的真 速に連続アクセスが可能になる反面、外部磁子か らクロック信号を供給する必要がある。後者のカ ラムスタティックモードは、カラム系のアドレス 信号の変化させるのみで連続アクセスが可能にな る反面、外部端子から供給されるアドレス低号の スキュー(アドレス信号の変化タイミング差)に よってその動作速度が比較的遅くなる。すなわち、 多ピットからなるアドレス信号のうちの最も遅く 変化するアドレス信号を待ってカラム選択動作が 行われることになる。このように、質者には、そ れぞれ一長一短があり、従来のダイナミック型R AMは、上記いずれかの機能を持つようにされる ものである。

なお、上記連続アクセス級権を備えたダイナミック型RAMに関しては、例えば日経マグロウヒル社1983年7月18日付の雑誌「日経エレクトロニクス」第169頁ないし193頁、90日立製作所昭和58年9月発行「日立ICメモリデータブック」参照)。

#### (発明の目的)

この発明の目的は、動作の多級態化と高速動作 化を図ったダイナミック型RAMを提供すること にある。

この発弱の前記ならびにその他の目的と新規な 特徴は、この明確書の記述および添付図面から明 らかになるであろう。

#### (発明の概要)

本職において関宗される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、外部囃子から供給されるアドレス信号をそのまま伝える機能と、外部囃子から供給される所定の制御信号のエッジに同期して外部囃子から供給されるアドレス信号を保持するラッチ機能

を増えたアドレスバッファを用いて、ベージモードとスタティックカラムモードの可扱能を実現するものである。また、アドレスバッファにマルチプレクサ級機を持たせて外部値子からのアドレス 信号と内部で形成されたアドレス信号とを選択的に受け付けるようにし、これらを外部側御子で側御して上記内部アドレス信号による連続アクセスも行えるようにするものである。

第1回には、この発明の一実施例のダイナミック型RAMのプロック図が示されている。同図のグイナミック型RAMは、特に制限されないが、8ビットの単位でアクセスするダイナミック型RAMであり、公知の半導体集種団路の製造技術によって、単結晶シリコンのような半導体基板上において形成される。

この実施例では、特に制限されないが、メモリアレイは、M-ARY1。M-ARY2のように 左右2つに分けて配置されている。各メモリアレイM-ARY1。M-ARY2において、8本の

相補データ線対が一組とされ、同図においては縦 方向に向かうよう形成されている。すなわち、メ モリアレイを8ブロック(マット)に分けて構成 するのではなく、8ピットのデータ線、同一のメ モリアレイ内の互いに関合う8本の相補データは 対に対して、1つのアドレスが割り当てられ、同 図では横方向に頭に配置される。このようにする ことによって、メモリアレイ及びその周辺回路の 関素化を図ることができる。上記メモリアレイM - ARY1. M-ARY2にマトリックス配置さ れるメモリセルは、情報配使用のキャパシタとア ドレス選択用のMOSFETとからなる1MOS 型のダイナミック型メモリセルが用いられる。こ のメモリセルのアドレス選択用のMOSFETの ゲートは、ワード線に結合され、そのドレイン( ソース)は、データ線に結合される。

ロウ系アドレス選択線(ワード線)は、上記各メモリアレイMーARY1、MーARY2に対して左右の検方側に向かうよう形成され、同図では 縦方向に頃に起躍される。

#### 特開昭62-51093(3)

上記相補データ協対は、カラムスイッチC-SW1、C-SW2を介して8本の共通相補データは対CD1、CD2に選択的に接続される。同図おいては、上記共通相補データな対は債方向に走っている。これらの共通相補データは対CD1、CD2は、メインアンプMA1、MA2の入力協子にそれぞれ接続される。

センスアンプSA1. SA2は、上記メモリア レイの相補データ線対の微少読み出し地圧を受け、 モのタイミング信号 6 psにより動作状態とされ上 記読み出し電圧に従って相視データ線対をハイレ ベルノロウレベルに増幅するものである。

ロウアドレスパッファR - A D B は、チップ選択信号 C E に基づいて形成されたタイミング信号 c c により動作状態にされ、外部増子から供給される m + 1 ピットからなるロウ系のアドレス信号 A X 0 ~ A X m を受け、内部相種アドレス信号 a 0 ~ a m , a 0 ~ a mを形成して、ロウアドレスデコーダ R - D C R へ送出する。なお、以後の説明及び図面においては、一対の内部相様アドレス

信号、例えば a 0. a 0 を内部相様アドレス信号 a 0 と数すことにする。したがって、上記内部相 種アドレス信号 a 0 ~ a m. a 0 ~ a mは、内部 相種アドレス信号 a 0 ~ a mと表す。ロウアドレ スデコーダR - D C R は、上記アドレス信号 a 0 ~ a mに使って 1 本のワード線をワード線選択タ イミング信号 φ x に同期して選択する。

 $\bigcirc$ 

カラムアドレスペッファCーADBにより形成された内部相補アドレス信号。0~an、a0~anは、カラムデコーグCーDCRに伝えられる。カラムデコーグCーDCRは、その動作がデータは選択タイミング信号。yによって影如され、それに伝えられたアドレス信号をデコードしてデータは選択タイミング信号。yに同期して8本からなるデータはの選択動作を行う。

カラムスイッチC-SW1. C-SW2は、上記データ線の選択信号を受け、上記8対の相補データ線を対応する8対の共通相補データ線に接続する。なお、同図では、例示的に示された上記相補データ線対及び共通相補データ線対は、1本の線により実現している。

入出力回路 I / O は、読み山しのためのデータ 出力パッファと、 書込みのためのデータ入力パッ ファとにより 標成される。上記データ出力パッファは、読み出し時に動作状態にされ、動作状態に

**要于是国际政治,在1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年,1997年** 

された一方のメインアンプMA1又はMA2の出力信号を増幅して外部婦子D0~D1へ送出する。また、上記データ入力パッファは、普込み動作の時に動作状態にされ、外部婦子D0~D1から供給される客込み信号を上記共通相指データ検対CD1又はCD2に供給する。なお、同図ではこの審込み系の信号経路が省略されている。上記データ出力パッファとデータ入力パッファは、トライステート出力規値を持ち、それが承勤作状態におかれるとき、その出力をハイインピーダンス(又はフローティング)状態にさせる。

内部制御信号発生国路TCは、もつの外部制御信号でE(チップイネーブル信号)、WE(ライトイネーブル信号)、OE(出力イネーブル信号)と、特に関限されないが、上記アドレス信号 a 0~a n 及び a 0~a n を受けるアドレス信号の変化検出同路人TDで形成されたアドレス信号の変化検出信号をとを受けて、その動作モードに応じたメモリ動作に必要な各種タイミング信号を形成して送出さ

特開昭62-51093(4)

れる。上記のようなアドレスは号変化校出回路A TDにより形成された検出信号々に基づいて内部 動作のための一連のタイミングを形成することに よりRAMを内部同期式により動作させる。これ により、上記のようなダイナミック型メモリセル を用いたにもかかわらず、外眼からはスタチィッ ク型RAMと同じようにアクセスすることができ る(いわゆる、遊似スタティック型RAMを構成 するものである)。このような動作のために、上 尼アドレスパッファR-ADB。C-ADB及び アドレスデコーダR-DCR、C-DCR1、C -DCR 2 等の各周辺回路は、CMOS (相構型 MOS)スタティック型回路によって構成される。 特に制限されないが、自動リフレッシュ回路R B F C は、フレッシュアドレスカウンタ,タイマ - 等を含んでおり、外部端子から供給されたリフ レッシュ俳号REPをロウレベルにすることによ り起動される。すなわち、内部チップイネーブル 信号 c ∈ がハイレベルとされた非選択(保持)状 恩において、リフレッシュ信号REFをロウレベ

ルにすると自動リフレッシュ国路RBFCは、図ァRBRUスペッフッとのでは、ファRADBの人力部に设けられたマルチプレスサを切り換えてではカファドレンスなのリフレッシュアドレンのはよりである。では、ファックのはよりでは、センスアンプSAのフレッシュの情報をして、一定をでは、ではない、は、アンシュをでは、では、アンシュを行った。というでは、アンシュを行った。というでは、アンシュを行った。というでは、アンシュを行った。というでは、アンシュを行った。

第2図には、上記カラムアドレスパッファ CーADBとアドレスカウンタ回路ADCの一実施例の回路図が示されている。 同図において、 PチャンネルMOSPBTは、そのチャンネル部分に直線が付加されることにより、 NチャンネルMOSPETと区別される。

同図には、代表として1ピット分のアドレスパ

ッファの単位四路が示されている。外部端子AY nがら供給されるアドレス信号は、内部チップイ - ネーブル信号ccによって制御されるナンド(N· " AND) ゲート回路G1を介してマルチプレクサ · Q 3 のゲートに供給される。上記 P チャンネルM ・OSPBTQ2のソースと他師電圧Vccとの間に は、反転の制御信号できを受けるPチャンネルM OSFETQIが設けられ、NチャンネルMOS FBTQ3のソースと国路の接地電位点との間に は、訓御信号csを受けるNチャンネルMOSF BTQ4が設けられている。なお、上紀外部端子 から供給されるアドレス信号AYnと内部チップ イネーブル信号とを受けるCMOSナンドゲート 四路に、上記制御信号cs、 csを受けるスイッ チMOSPBTQ1、Q4を付加することにより、 興回路を1つの回路として構成するものであって もよい.

上記マルチプレクサ国路の他方の入力ぬ子であ

るPチャンネルMOSFETQ6とNチャンネルMOSFBTQ7のゲートには、アドレスカウンタ国路ADCの対応された出力信号=n'が供給される。これらのMOSFBTQ6、Q7にも上記同様なPチャンネルMOSFETQ5とNチャンネルMOSFETQ5とNチャンネルMOSFETQ5、Q8のゲートは、上記MOSFETQ1、Q4のゲートと交差投設されることによって、上記制御信号で3、で3が交差して供給される。

上記2つの回路の出力端子は共通投統され、ラッチ回路を保放する入力回路としてのCMOSインパーク回路(VIの入力端子に投校だされる。このインパータ回路(VIの出力は、クロックドインパータ回路(VIの出力信号は、CMOSインパータ回路(V2の入力端子に伝えられる。このインパータ回路(V2の入力に分けて、クロックドインパータ回路(V3を介してもの入力に帰還される。このクロックドインパー

--592--

#### 特開昭62-51093(5)

ク回路 I V 3 は、上記クロック ( 日号・co の反転信号によって動作状態にされる。上記クロックドインパーク回路 I V 1 ~ I V 3 によるラッチ回路は、その動作モードに応じてクロックドンリアル( 信号 C S がロウレベルからハイレベルに変化するタイミングで、上記マルチプレクサ回路を通した信号の取り込み動作と、クロックドインパータ回路 I V 1 が動作状態にされ、クロックドインパータ回路 I V 1 が動作状態にされることにより、マルチプレクサ回路からの信号をそのまま伝えるスタティック回路としての動作を行う。

上記ラッチ団路を構成するCMOSインパータ団路 IV3の出力信号は、CMOSインパータ団路 IV4の入力値子に供給され、このインパータ団路 IV4の出力値子から、反転内部アドレス信号 Iが送出される。このインパータ団路 IV5の入力値号は、CMOSインパータ団路 IV5の入力値子に供給され、このインパータ団路 IV5の出力値子から非反転の内部アドレス信号 IVが送出される。

アドレスカウンタ団路ADCは、縦列形態にさ れたフリップフロップ団路FFO~FFaと、そ れぞれのフリップフロップ国路FF0~FFnの セット入力にナンドゲート回路GI~Gnを介し てアドレスパッファC-ADBの内部アドレス信 号a0~anがそれぞれ供給される。これらのゲ ート回路CO~Cnは、後述するように、内部で ドレス信号による高遠連統動作モードにされた時 に発生される l ショットパルス ≠ cs' によりゲー トを明ら、上記外部娘子から供給されたアドレス 信号と対応したアドレス信号が初期値として各フ リップフロップ回路PPO~FFェに取り込まれ る。また、初段のフリップフロップ回路FFIの 付数入力には、クロックドシリアル信号 CSに基 づいて形成された内部信号csのエッジ、例えば ハイレベルからロウレベルへの立ち下がり時にそ の計放動作を行う。フリップフロップ回路PPO の中+リー信号は、次段FF1の計数人力に供給 される。これによって、パイナリーカウンタ動作

次に、第3図ないし第5図にに示した各タイミング図を参照して、上記アドレスパッファC-ADBとアドレスカウンク図路ADCの選択的な助作により実現される3種類の連続アクセスモード
を説明する。

第3図には、スタティックカラムモードによる 読み出し動作を説明するためのタイミング図が示 されている。

テップイネーブル信号CEがハイレベルからロックレベルに変化するタイミングにおいて、クロックドシリアル信号CSがハイレベルなら、外部値子から供給されるアドレス信号AXYO~AXTによる連続アクセスモードとされる。スタティックカラムモードでは、上配クロックドシリアル信号CSは、ハイレベルのままに維持される。この結果、Pチャンプレクサ関路の制御信号csがハイレベルに、マンサレベルに固定される。この結果、PチャンネルMOSPBTQ1とNチャンネルMOSPBTQ1とNチャンネルMOSPBTQ1とNチャンネルMOSPBTQ1とNチャンネルMOSPBTQ1がオン状態に維持されるため、マルチプレ

したがって、外部値子から供給されるロウ系のアドレス信号 A X とカラム系のアドレス信号 A Y により、メモリセルの選択動作が行われる。例えば、図示しないが、ライトイネーブル信号 W E がハイレベルの読み出し動作の時、出力イネーブル信号 O B がロウレベルにされると、選択されたメ

特開昭 62-51093(8)

モリセルの記憶情報 Dout が外部始子 Dへ送出さ れる。上記状態において、カラム系のアドレス信 号AY(AY0~AY·n) を変化させると、上記 アドレスパップでGIADBがこれに応答して内 郎アドレス信号を変化させる。これにより、カラ ムデコーガC-DCR1又はC-DCR2がそれ を解説してカラムスイッチ国路の切り換えが行わ れ、その部度切り換えられたメモリアレイの相補 データ線の信号が外部嫡子Dへ送出される。以上 がスタティックカラムモードでの縫み出し助作で ある。このスタティックカラムモードでは、任意 のタイミングでのアドレス切り換えによる遠続ア クセスが可能にされる。なお、許込み動作の場合 には、上記アドレス個号AYの変化に同期して外 部端子Dへ群込み信号Dinを供給することによっ て、通視的な書込み動作が実行される。

第4図には、ページモードによる読み出し動作 を説明するためのタイミング図が示されている。

上配阿様に、チップイネーブル信号CEがハイレベルからロウレベルに変化するクイミングにお

いて、クロックドシリアル信号CSがハイレベル なら、外郎幽子から供給されるアドレス信号AY O~AYaによる連続アクセスモードとされる。 上記クロックドシリアル信号CSは、最初の1サ イクル期間においてハイレベルのままに維持され る。これにより、上知スタティックカラムモード と同様に、最初の8ビット分の読み出し動作が行 われる。ベージモードでは、高速アクセスを実現 するため、カラム系のアドレス切り換えをクロッ ク信号により問期して行う。この実施例では、上 記クロックドシリアル信号CSが上記アドレス切 り換えのためのクロック信号として使用される。 すなわち、クロックドシリアル信号CSをロウレ ベルにすると、ラッチ回路の入力インバータ回路 【V1が非動作状態に、帰還用インパータ回路】 V3が動作状態にされる。これにより、外部端子 から供給されるアドレス信号AYが無効にされ、 前に取り込んだアドレス信号を一旦保持する。次 に、クロックドシリアル爪号CSをロクレベルか 6ハイレベルに製化させると、このタイミングに

おいて、一時的に入力用インパータ回路IVIが 動作状態に、帰還用インパータ回路 IV3が非動 作状態にされる。この結果、上記クロックドシリ アル信号CSのハイレベルへの立ち上がりエッジ において、外部硝子から供給されたアドレス信号 AY(AYO~AYa)の取り込みと保持が行わ れ、このラッチ回路の出力信号により内部アドレ ス信号が形成される。このようなタイミング信号 による外部アドレス信号の取り込み方式により、 アドレス信号のスキューを考慮することなく、应 ちにカラム切り換えを行うことができるので、跖 速な連続アクセス (ページモード) を実収でまる ものである。なお、書込み動作の場合には、上記 クロックドシリアル信号CSと同期して外部端子 Dへ書込み信号Diaを供給することによって、途 総的な書込み動作が実行される。!

Ŋ.

 $\bigcirc$ 

第5図には、高速シリアルモード(拡張ニブルモード)による焼み出し動作を投列するためのタイミング図が示されている。

チップイネーブル貨号 CBがハイレベルからロ

上記クロックドシリアル信号CSのロウレベルにより、マルチプレクサ回路の制御信号csがロウレベルに、csがハイレベルにされる結果、PチャンネルMOSFBTQ5とNチャンネルMOSFBTQ5とNチャンネルMOSFBTQ5とNチャンネルMOSFBTQ5とNチャンネルMOSFBTQ5とNチャンスルサロ時はアドレスカウンタ国路ADC側の回路が動

#### 特開昭62-51093(ア)

作状態にされる。これにより、上記取り込まれた アドレス信号AYに対応された内部アドレス信号 an 等がラッチ国路に伝えられる。そして、怜 に割限されないが、クロックドシリアル信号CS がハイレベルにされたタイミングにおいて、カラ ム系の選択動作が開始される。上配クロックドシ リアル信号 C S のハイレベルへの立ち上がりにお いて、前記ページモードと同様に、ラッチ回路の 人力用インパータ国路しVLが一時的に動作状態 に、福選用インバータ回路1V3が非動作状態に される。これにより、上記初期他アドレス個号に 対応されたアドレス信号=n゚杵のの取り込みと 保持が行われ、このラッチ国路の出力信号により 内部アドレス信号が形成される。このカラムデコ ーグ回路C-DCRI又はC-DCR2は、この アドレス信号を解読してデータ線選択信号を形成 するので、耳に取り込まれているロウ系のアドレ スは号人×に従って退ばれているワード線に拡合 されたメモリセルのうち、上記アドレス信号20 ' 等により選択されたデータ線に粘合されたメモ

りセルからの記憶情報が外部嫡子Dへ送出される。 上配クロックどシリアル信号CSゼロウレベルに 変化させると、アドレスカウンダ回路ADCの計 数動作が行われ、その歩進されたアドレス信号が、 上記クロックドシリアル信号CSのロウレベルに よって制御信号に8がロクレベルに、こまがハイ レベルにされるため、上記同様にラッチ回路の入 力に伝えられる。クロックドシリアル信号CSを ロウレベルからハイレベルに変化させると、この タイミングにおいて、ラッチ回路が上記歩道され たアドレス信号の取り込み保持を行うため、カラ ム系の内部アドレス似身が変化される。 これに応 じてカラム切り換え動作が行われ、連続読み出し 動作が行われる。この高速シリアルモードでは、 前記のように外部端子からアドレス信号を供給す るスタティックカラムモードのようにアドレス信 号のスキューを考慮する必要が無いから、その分 再速アクセス動作を行うことができる。なお、古 込み動作のときには、上記クロックドシリアル倍 号に同期して外部値子Dへ書込み信号 Diaを供給

#### すればよい.

#### (th III)

IDアドレスパッファに外部端子から供給されるアドレスパッファに外部端子から供給されるアレス保持をその皮ま伝える風徹と、外部端子から供給されるアレンス保持を保持するラッチ級能を投けることにより、スタティックカラムモードのような非同期でのアドレス切り換えによる連続アクセスモードと、ページモードのような連続アクセスモードの関機能を仰せ得つ半導体記憶装置を得ることができるという効果が得られる。

. . . . . .

四アドレスバッファにマルチプレクサ級機を付加することにより、外部帽子からのアドレス信号と内部で形成されたアドレス信号とを選択的に受け付けるようにし、これらを外部制御婦子で関係することにより、アドレス信号のスキューを考慮することなく、高速にメモリセルの連続アクセスを行うことができるという機能を特たせることができるという効果が得られる。

は上記の及び/又ははにより、2ないしる核類の 連続アクセスモードの中から、そのシステム又は その時々の動作形態に応じて最も通切な連続アク セスモードを選ぶことができるという効果が得ら れる。

以上本意明者によってなされた発明を実施的に 基づき具体的に提明したが、この発明は上起狭施 例に限定されるものではなく、その受旨を決勝し ない範囲で程々発見可能であることはいうまでも ない。例えば、クロックドシリアル信号CSは、 動作モードを指示する制御信号と、クロック信号 から経成されてもよい。また、アドレスパッファ に設けられるマルチプレクサ関路及びッチ回路と、 アドレスカウンク回路の具体的固路は、種々の実 施形態を疑ることができるものである。

さらに、外部アドレス信号は、央遠の外部端子からロウアドレスストローブ信号RASとかうムアドレスストローブ信号CASにより時系列的に供給するものとしてもよい。この場合、カラムアドレスストローブ信号CASに基づいて上記アド

#### 特閒昭62-51093(8)

レスパッファに投けられるラッチ回路に供給されるクロック個号を形成するものどすればよく、上記高速シリアル動作モードとページモードとを区別するための割卸借号を追加すればよい。 (利用分野)

この発明は、少なくともカラム系選択回路がスタティック型回路により構成されるダイナミック型R A M の他、スタティック型R A M 等にも同様に利用することができるものである。

郊1図は、この発明に係るダイナミック型RA Mの一実施例を示す内部構成プロック図、

図面の簡単な説明

第2図は、そのアドレスパッファとアドレスパッファの一変施例を示す回路図、


第3回は、その動作の1つであるスタティック カラムモードを提明するためのタイミング図、


第4因は、その動作の他の1つであるページモードを説明するためのタイミング図、

郊 5 図は、その動作の更に他のしつである再速 シリアルモードを段明するためのタイミング図で δõ.


M-ARY1、M-ARY2・・メモリアレイ、SA1、SA2・・センスアンプ、R-ADB・・ロカアドレスパッファ、C-SW1、CコSW2・・カラムスイッチ、C-ADB・・カラムアドレスパッファ、R-DCR・・ロカアドレスデコーダ、C-DCR1、C-DCR2・・カラムアドレスデコーダ、MA1、MA2・・メインアンプ、TG・・内部制率信号発生国路、ATD・・アドレス信号変化検出回路、I/O・・入出力回路、ADC・・アドレスカカンタ回路、REPC・・自動リフレッシュ回路


代理人介理士 小川 静男





特開昭62-51093(9)





-597-

# (19) Japan Patent Office (JP) (12) Public Patent Disclosure Bulletin (A)

(11) Public Patent Disclosure Bulletin Number

1987-51093

(51)Int.Cl<sup>4</sup> G 11C 11/34 Theme code (reference)

Internal control no. 8522-5B

(43) Public Patent Disclosure Bulletin

Date: March 5, 1987

101

Examination requested: Not requested Number of inventions: 1 (total 9 pages)

(54) Name of invention Semiconductor memory device

(21) Application no. "PatAp" 1985-189502

(22) Date of application August 30, 1985

(72) Inventor Shinoda Takashi

Device Development Center, Hitachi Ltd.,

2326 Imai, Ome-shi, Tokyo

(72) Inventor Ishihara Masamichi

Device Development Center, Hitachi Ltd.,

2326 Imai, Ome-shi, Tokyo

(71) Applicant Hitachi, Ltd.

4-6, Kanda Surugadai, Chiyoda-ku, Tokyo

(74) Representative Attorney Ogawa Katsuo

and one other

#### Description of Invention

#### Name of invention

#### Semiconductor memory device

#### **CLAIMS**

- 1. A semiconductor memory device including an address buffer, having a function for passing on without modification an address signal supplied from an external pin, and a latch function for capturing an address function supplied from an external pin synchronously with an edge of a specified control signal supplied from an external pin.
- A semiconductor memory device according to claim 1, wherein said address buffer comprises a column address signal.
- 3. A semiconductor memory device according to claim 1 or claim 2, wherein said address buffer has an operating mode indicated by a combination of specified control signals supplied from external pins, an address signal supplied from an external pin taken as an initial value, and a multiplexer function for selectively sending both an address signal, generated by an

address counter circuit performing an incrementing operation according to said control signal, and said address signal supplied by an external pin.

#### Detailed Description of the Invention

#### Field of the Invention

The present invention relates to a semiconductor memory device, and relates to a technology effectively useful in a dynamic RAM (random access memory) having peripheral circuits configured from static circuits.

#### Prior Art

In continuous access operations in a dynamic RAM, page mode, sequentially switching data lines by changing an address signal to vary a column address signal synchronously with a column address strobe signal /CAS [TN: / before a signal name in the translation represents an overscore, used for an inverse or active-low signal] while one word line is selected by a row selection circuit, and thereby performing continuous read/write operations to memory cells joining said word lines, and static column mode, configured with

[end of page 589]

a column select circuit as a static circuit, and continuously read/write operations to memory cells joining said word lines by sequentially switching data lines by changing a column address signal while one word line is selected, are known.

In the former of these, page mode, address signals supplied from external pins are loaded using a column address strobe signal as a clock, enabling continuous addressing at relatively high speed, but on the other hand requiring a clock signal to be supplied from an external pin. In the latter, column static mode, continuous addressing is enabled by varying only the column address signal, but on the other hand the operating speed is comparatively slower due to a skew (a timing difference in the changing of the address signal) of the address signal supplied from the external pin. This means that with an address signal composed of multiple bits, the column select operation occurs after waiting for the slowest-changing address signal. Thus both methods have advantages and disadvantages, and prior dynamic RAMs have either one or the other of said functions.

(In relation to dynamic RAMs having the continuous access functions described above, see also Nikkei McGraw Hill, *Nikkei Electronics* magazine, July 18, 1983, pages 169 through 193, and Hitachi Limited, *Hitachi IC Memory Data Book*, published in September 1983.)

#### Purpose of the Invention

The purpose of this invention is to provide a dynamic RAM providing both multifunctional operation and high-speed operation.

The purposes and features of the invention already described, as well as other purposes and new features, will be explained in the detailed descriptions and attached drawings.

#### Summary of the Invention

The following is a simplified description summarizing representative [aspects] of the present invention disclosed in the present request. Namely, [these are] the achievement of both page mode functions and static column mode functions by using an address buffer having a

function for passing through an address signal supplied from an external pin without modification, and a latching function capturing an address signal supplied from an external pin synchronously with an edge of a specified control signal supplied from an external pin, and also providing the address buffer with a multiplexer function selectively receiving both the address signal from an external pin and an address signal generated internally, controlling these by an external control pin, and performing continuous access according to said internal address signal.

#### Description of the Preferred Embodiments

Figure 1 shows a block diagram of a dynamic RAM according to one preferred embodiment of the present invention. A dynamic RAM according to this drawing may be, without limitation, a dynamic RAM accessed in 8-byte units, formed on a semiconductor substrate such as single crystal silicon, by generally known semiconductor integrated circuit manufacturing technology.

This preferred embodiment, without limitation, may be divided left and right into two memory arrays, M-ARY1 and M-ARY2. Each memory array M-ARY1 and M-ARY2 has a set of eight mutually complementary data line pairs, formed in the vertical direction as shown in the drawing. Thus the memory array is configured not as eight blocks (mats) but as eight-bit data lines, and one address is assigned to each of the eight complementary data line pairs mutually adjacent within the same memory array and arranged horizontally in the drawing. By this means it is possible to simplify the memory array as well as its peripheral circuits. A memory cell in a matrix array of said memory arrays M-ARY1 and M-ARY2 uses a 1-MOS type dynamic memory cell composed of a capacitor for data memory and a MOSFET for address selection. The gate of a MOFET used for address selection in such a memory cell is joined to a word line, and its drain (source) is connected to a data line.

The row address selection lines (word lines) are formed horizontally, going left and right with respect to said memory arrays M-ARY1 and M-ARY2, and are laid out in order vertically in the drawing.

[P 590]

The complementary data line pairs are selectively connected to eight common complementary data line pairs CD1, CD2 through column switches C-SW1, C-SW2. In the drawing, the said complementary data line pairs run in the horizontal direction. These common complementary date line pairs CD1, CD2 are connected to the input terminals of main amps MA1, MA2 respectively.

Sensing amps SA1, SA2 receive slight read voltage [changes] in the complementary date line pairs of the memory array, are activated by dynamic signal  $\phi$  pa and amplify the complementary data line pairs to high level or low level according to said read voltage.

Row address buffer R-ADB is activated by dynamic signal ce created based on chip select signal /CE, receives row address signals AX0-Axm in row form composed of m+1 bits and supplied from an external pin, generates internal complementary address signals a0-am and /a0-/am, and sends these to row address decoder R-DCR. Note that in the descriptions and drawings to follow, one pair of internal complementary address signals, such as a0 and /a0, will be represented as internal complementary address signal a0. Therefore, the above internal complementary address signals a0-am and /a0-/am are represented as a0-am. Row address decoder R-DCR selects one word line according to said address signal a0-am, synchronously with word line select timing signal  $\phi$  x.

Column address buffer C-ADB, in order to realize three types of continuous access mode described below, is activated by timing signal ce generated based on chip select signal /CE, and has a function passing through column address signal AY0-Ayn formed from n+1 bits and supplied from an external pin, and a latching function capturing said address signal AY0-Ayn synchronously with an edge of internal control signal cs described below, and also a multiplexer function receiving address signals generated according to address counter circuit ADC described below. Note that depending on the mode of expression of said internal complementary address signal, internal complementary address signals a0-an and /a0-/an in the drawing and the following descriptions may be expressed as internal complementary address signals a0-an.

Internal complementary address signals a0-an and /a0-/an generated by column address buffer C-ADB are passed to column decoder C-DCR. Column decoder C-DCR has operation controlled by data line select timing signal  $\phi$  y, decodes the address signals passed to it, and

performs selection operations among the eight data lines synchronously with data line select timing signal  $\phi$  y.

Column switches C-SW1, C-SW2 receive the data line select signals just described, and connect to 8 pairs of common complementary data lines corresponding to the said 8 pairs of complementary data lines. Note that in Figure 1 the said complementary data lines and common complementary data lines are realized as one line for the purpose of illustration.

Input-output circuit I/O is composed of a data output buffer for reading, and a data input buffer for writing. The data output buffer is in operating mode during reading operation, amplifies the output signal of the other main amp MA1 or MA2 that has been set in operating mode, and outputs this to external pins D0-D7. Also, the data input buffer is in operating mode during writing operation, and supplies write signals supplied from external pins D0-D7 to common complementary date line pairs CD1 and CD2. Note that these writing system circuits are omitted from Figure 1. Said data output buffer and data input buffer have tri-state output functions, and when in non-operating state have output set to high impedance (or floating) state.

Internal control signal generator circuit TG receives four external control signals, /CE (chip enable signal), /WE (write enable signal), /OE (output enable signal), and CS (clocked serial signal), as well as address signal change detector signal  $\phi$  generated by address signal change detector circuit ATD receiving, without limitation, the address signals a0-am and a0-an described previously. According to the operating mode, [TG] generates and outputs each of the timing signals necessary for memory operation.

[p 591]

The RAM is operated according to internal synchronization using a set of timing [signals] generated for the purpose of internal operation based on detection signal  $\phi$  generated by address signal change detector circuit ATD as described above. By this means external access similar to that of a static RAM is enabled even when a dynamic memory cell such as that described above is used (configuring a so-called pseudo-static RAM). For the purpose of this type of operation, each of the peripheral circuits such as said address buffers R-ADB, C-ADB, address decoders R-DCR, C-DCR1, and C-DCR2 etc. ,are configured as CMOS (complementary MOS) static circuits.

Although not thus limited, automatic refresh circuit REFC includes a refresh address counter and timer etc., and is activated by a low setting of the refresh signal /REF, supplied from an external terminal. This means that with internal chip enable signal /ce at high level in non-selected (standby) status, setting refresh signal /REF to low level causes automatic refresh circuit REFC to switch with multiplexer created in the input area of row address buffer R-ADB by a control signal not illustrated, passing a refresh address signal generated by an internal refresh address counter to row decoder R-DCR, and performing a refresh operation (auto refresh) by means of one word line selection and an amplification operation by sensing amp SA. Also, when refresh signal /REF is held at low level a timer operates causing a refresh address counter to increment after a fixed time interval, and refresh operation to continue during the interval (self refresh).

Figure 2 shows a circuit diagram of one preferred embodiment of said column address buffer C-ADB and address counter circuit ADC. In this drawing a P-channel MOSFET is distinguished from an N-channel MOSFET by a straight line added to the channel.

Figure 2 shows a representative 1-bit unit of an address buffer circuit. Address signals from external terminals AYn are supplied to P-channel MOSFET Q2 and N-channel MOSFET Q3, one set of input terminals comprising the multiplexer circuit, through NAND-gate circuit G1 controlled by internal chip enable signal ce. Between the source of P-channel MOSFET Q2 and power supply Vcc is placed P-channel MOSFET Q1 receiving inverted control signal /cs, and between the source of N-channel MOSFET Q3 and the circuit ground potential is placed N-channel MOSFET Q4 receiving control signal cs. Note that by placing MOSFETs Q1, Q4 receiving said control signals cs and /cs at a CMOS NAND-gate circuit receiving said address

signal Ayn supplied from an external terminal and an internal chip enable signal, it is possible to configure both circuits as a single circuit.

The gates of P-channel MOSFET Q6 and N-channel MOSFET Q7, the other input terminals of said multiplexer circuit, receive output signal /an' corresponding to address counter circuit ADC. MOSFETs Q6, Q7 are places with respect to P-channel MOSFET Q5 and N-channel MOSFET Q8 respectively as described previously. The gates of MOSFETs Q5, Q8 are placed in an intersection connection with the gates of said MOSFETs Q1, Q4, and receive crossover of the control signals cs and /cs.

The output terminals of the above two circuits are connected in common, and are connected to the input terminal of CMOS inverter circuit IV1 as the input circuit that configures the latch circuit. This inverter circuit IV1 is used as a clock driver circuit and is placed in operating mode by clock signal  $\phi$  cs. The output signal of inverter circuit IV1 is passed to the input terminal of CMOS inverter circuit IV2. The output signal of inverter circuit IV2 returns to its input through clocked inverter circuit IV3.

[P 592]

This clocked inverter circuit IV3 is placed in active status by the inverse signal of clock signal  $\phi$  ca. The latch circuit [formed] by clocked inverter circuits IV1-IV3 operates as a static circuit passing on the signal from the multiplexer circuit without modification, by the operation of loading a signal through the multiplexer circuit described above, and placing clocked inverter circuit IV1 in operating status and clocked inverter circuit IV3 in non-operating status at the timing of the change of clocked serial signal CS from low level to high level according to their operating modes.

The output signal of CMOS inverter circuit IV3 configuring the above latch circuit is supplied to the input terminal of CMOS inverter circuit IV4, and from the output terminal of inverter circuit IV4 is sent an inverse internal address signal /ai. The output signal from inverter circuit IV4 is supplied to the input terminal of CMOS inverter circuit IV5, and from the output terminal of inverter circuit IV5 is sent a non-inverted internal address signal ai.

In address counter circuit ADC, flip-flop circuits FF0-FFn arranged in a vertical array, and internal address signals a0-an of address buffer C-ADB are supplied respectively through NAND gate circuits G0-Gn to the set input to flip-flop circuits FF0-Ffn. In these gate circuits G0-Gn, the gates are opened by a one-shot pulse  $\phi$  cs' generated at the time of setting in high-speed continuous operation mode by an internal address signal as will be described later, and an address signal corresponding to the said address signal supplied from an external terminal is loaded into each flip-flop circuit FF0-Ffn as an initial value. Also, the arithmetical input to the first-stage flip-flop circuit FF0 executes its arithmetic operation at the time of an edge, such as a fall from high level to low level, of internal signal cs generated based on clocked serial signal CS. The carry signal from flip-flop circuit FF0 is supplied to the arithmetic input of the next stage, FF1. Binary counter operation proceeds in this fashion.

Next we describe three types of continuous access mode realizable by selective operation of address buffer C-ADB and address counter circuit ADC described hereinabove, with reference to the timing charts in Figure 3 through Figure 5.

Figure 3 shows a timing chart for the purpose of describing read operations in static column mode.

At the time chip enable signal /CE changes from high level to low level, clocked serial signal CS goes to high level, going into continuous access mode according to address signals AY0-AYn supplied from eternal terminals. In static column mode, clocked serial signal CS is held at high level. By this means control signal cs in the multiplexer circuit illustrated in Figure 2 is fixed at high level and /cs is held at low level. As a result P-channel MOSFET Q1 and N-channel MOSFET Q4 are held in "on" status and the multiplexer circuit is in a state of operation through circuits on the external terminal side. When chip enable signal /CE goes to low level, internal signal ce is enabled, and address signals AY0-AYn supplied from external pins are sent through their corresponding NAND gate circuits G1 etc. through the multiplexer circuit to the input of clocked inverter circuit IV1 forming a latch circuit. At this time, clock signal  $\phi$  cs may be held at, for example, high level, setting clocked inverter circuit IV1 to operating mode, and setting clocked inverter circuit IV3 to non-operating status.

As a result, selective operation of memory cells is performed by means of row address signal AX and column address signal AY supplied through external terminals. If for example, although not shown in the illustration, write enable signal /WE is at high level, and output enable signal /OE is at low level, the recorded data Dout at the selected memory cell is sent to external terminal D.

[P 593]

In this state when the column address signals AY (AY0-AYn) are varied, address buffer C-ADB varies its internal address signal accordingly. By this means, column switch circuit switching occurs as column decoders C-DCR1 and C-DCR2 decode, and the signals in the complementary data lines in the memory array are output to external terminal D as switching proceeds. The preceding has been a description of read operation in static column mode. In static column mode, continuous access is enabled by means of address switching at any desired timing. Note that in write operation, continuous writing operation is performed by supplying write signal Din to external terminal D synchronously with changes in address signal AY described above.

Figure 4 shows a timing chart for the purpose of describing read operations in page mode.

As in the above description, if clocked serial signal CS is at high level at the time chip enable signal /CE changes from high level to low level, continuous access mode is enabled by means of address signals AY0-AYn supplied from external terminals. Clocked serial signal CS is held at high level for the duration of the first cycle. By this means as in static column mode described earlier, a read operation is performed for the first 8 bits. In page mode, column address switching is synchronized with a clock signal in order to achieve high-speed access. This means that when clocked serial signal CS goes to low level, latch circuit input inverter circuit IV1 is in non-operating status, and feedback inverter circuit IV3 is in operating status. As a result address signal AY supplied from external terminals becomes invalid and the previously loaded address signal is held momentarily. Next, clocked serial signal CS changes from low level to high level and at this time, temporarily, input inverter circuit IV1 is in operating status and feedback inverter circuit IV3 is in non-operating status. As a result, at the rising edge of the return of clocked serial signal CS to high level, the address signal AY (AY0-AYn) supplied from external terminals is loaded and retained and an internal address signal is generated using the output signal from the latch circuit. By means of this method of loading an external address signal using a timing signal, it is possible to perform direct column switching without having to consider skew in the address signal, and therefore it is possible to achieve high speed continuous access (page mode). Note that in write operation, continuous write operation is achieved by supplying a write signal Dia to external terminal D synchronously with clocked serial signal CS.

Figure 5 shows a timing chart for use in describing continuous reading operation in high-speed serial mode (expanded nibble mode). At the time that chip enable signal /CE changes from high level to low level, if clocked serial signal CS is at low level, continuous access mode using

an internally generated address signal (high-speed serial mode) is enabled. In high-speed serial mode, in order to lead address signal AY supplied from external circuits, temporarily multiplexer circuit control signal cs goes to high level and /cs to low level as shown in Figure 2, at the time that chip enable signal /OE goes to low level. As a result address signal AY supplied from external terminals is loaded, and this set of address signals AY is loaded into the address counter circuit ADC as its initial value according to timing signal \$\phi\$cs' generated at this time.

As a result of clocked serial signal CS going to low level, with multiplexer circuit control signals cs at low level and /cs at high level, P-channel MOSFET Q5 and N-channel MOSFET Q8 are in "on" status, and the multiplexer circuit is operating on the side of the address counter circuit ADC.

As a result, internal address signal /an', corresponding to address signal AY loaded previously, is sent to the latch circuit. Then, although not thus limited, column select operation begins at the time that clocked serial signal CS goes to high level. T the rise of clocked serial signal CS to high level just described, and as in page mode described earlier, latch circuit input inverter circuit IV1 temporarily goes into operating status and feedback inverter circuit IV3 into non-operating mode. By this means address signals /an' etc. corresponding to the initial address signal described earlier are loaded and stored, and an internal address signal created by means of the output from the latch circuit. Because column decoder circuits C-DCR1 and C-DCR2 are decoding the address signal and generating data line selection signals, it is the data stored in memory cells connected to data lines selected by address signal /an' etc., out of all the memory cells connected to word lines selected according to row address signals AX that have been already loaded, that is sent to external terminal D. When clocked serial signal CS changes to low level, arithmetical computation is performed in address counter circuit ADC and because then clocked serial signal CS is at low level, control signal cs is low and /cs is high, the incremented address signal is sent as input to the latch circuit in the same manner as described previously. When clocked serial signal CS returns from low level to high level, the latch circuit retains the loaded incremented address signal, and therefore the internal address signal for the column is changed. As a result a column switching operation is performed and continuous reading operation is executed. Thus in high-speed serial mode address signals are supplied from external terminals, and there is no need for concern about skew in the address signal just as described earlier in static column mode, and therefore high-speed access operation is that much more feasible. Note that in write operation the write signal Din may be supplied to external terminal D synchronously with the clocked serial signal as described earlier.

#### Effects of the Invention

(1) Having both a function passing on without modification an address signal supplied from an external pin, and a latch function capturing an address function supplied from an external pin synchronously with an edge of a specified control signal supplied from an external pin, has the effects of enabling realization of a semiconductor memory device capable of both high-speed access mode through asynchronous address switching as in static column mode, and continuous access mode as in page mode.

- (2) Adding a multiplexer function to the address buffer has the effect of enabling the functions of continuous access to a memory cell at high speed without concern for skew in the address signal, by selectively receiving an address signal from external terminals and an address signal generated internally, and controlling these from an external control terminal.
- (3) The effect of being able to select the most appropriate continuous access mode for the system and mode of operation at the time, from among two or three types of continuous access mode according to (1) and/or (2) above,.

The above specific description is based on a preferred embodiment of the invention by the present inventors, but the present invention is not limited to the above preferred embodiment and its intent may without question be altered in a variety of ways without prejudice. For example clocked serial signal CS may be composed of a control signal indicating operating mode and a clock signal. Or the multiplexer circuit and pitch circuit created in the address buffer and specific circuits in the address counter circuit, may be implemented in a variety of specific forms.

Further, the external address signal may be supplied over time through common external terminals by a row address strobe signal /RAS and column address strobe signal /CAS In this case the clock signal supplied to the latch circuit created in the address buffer may be generated based on the column address strobe signal /CAS, and a control signal may be added to distinguish between high speed serial operating mode and page mode.

#### Fields of Use

The present invention may be used not only in dynamic RAMs configured with column select circuits that are static type circuits, but may also be used in similar fashion in static RAMs.

### Brief Description of the Drawings

Fig. 1 is a block diagram of the internal configuration of a dynamic RAM according to one preferred embodiment of the present invention;

Fig. 2 is a circuit diagram showing the address buffer thereof and a preferred embodiment of an address buffer;

Fig. 3 is a timing chart for the purpose of describing static column mode, one of the operations thereof;

Fig. 4 is a timing chart for the purpose of describing page mode, one of the operations thereof; and

Fig. 5 is a timing chart for the purpose of describing high-speed serial mode, one of the operations thereof.


M-ARY1, M-ARY2 Memory arrays
SA1, SA2, Sensing amps
R-ADB Row address buffer
C-SW1, C-SW2 Column switches
C-ADB Column address buffer
R-DCR Row address decoder
C-DCR1, C-DCR2 Column address decoders

MA1, MA2 Main amps

TG Internal control signal generator circuit
ATD Address signal change detection circuit

I/O Input/output circuit
ADC Address counter circuit
REFC Auto refresh circuit

Representative Attorney Ogawa Katsuo



[P 596]

Figure 4



Figure 5



[P 597]

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.